一、奇偶校验器定义
为了系统的可靠性，对于位数较少，电路较简单的应用，可以采用奇偶校验的方法。奇校验是通过增加一位校验位的逻辑取值，在源端将原数据代码中为1的位数形成奇数，然后在宿端使用该代码时，连同校验位一起检查为1的位数是否是奇数，做出进一步操作的决定。奇偶校验只能检查一位错误，且没有纠错的能力。偶校验道理与奇校验相同，只是将校验位连同原数据代码中为1的位数形成偶数。奇偶校验器多设计成九位二进制数，以适应一个字节，一个ASCII代码的应用要求。奇偶校验是一种荣誉编码校验，在存储器中是按存储单元为单位进行的，是依靠硬件实现的，因而适时性强，但这种校验方法只能发现奇数个错，如果数据发生偶数位个错，由于不影响码子的奇偶性质，因而不能发现。
二、校验过程
校验分为编码和译码过程，下面以偶校验为例解释整个过程 1． 编码编码就是当8位代码D7~D0写入存储器时，同时将他们送往偶校验逻辑电路以产生偶校验位（偶形成），若D7~D0中有偶数个1，则D7??D6??D5??D4??D3??D2??D1??D0=0,即“偶形成”=0，若D7~D0中有奇数个1，则D7??D6??D5??D4??D3??D2??D1??D0=1,即“偶形成”=1，然后将D7~D0和“偶形成”一起写入存储器。 2． 译码译码即读出时的校验，将读出的代码与1位校验位同时送入偶校验逻辑电路，若“偶校错”为0，表示数据正确（无奇数个错），若“偶校错”为1，表示数据有错（奇数个错）。

容错：系统在其某一组件故障时仍继续正常工作的功能。容错功能一般通过冗余组件设计来实现。

容错性能 指系统支持不中断运行，允许从硬件或软件错误恢复的能力。