锁存器是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。

由若干个钟控D触发器构成的一次能存储多位二进制代码的时序逻辑电路，叫锁存器。

逻辑结构与功能表
8位锁存器74LS373的逻辑图见图所示。其中使能端G加入CP信号，D为数据信号。输出控制信号为0时，锁存器的数据通过三态门进行输出。
应用场合
数据有效迟后于时钟信号有效。这意味着时钟信号先到，数据信号后到。
在某些运算器电路中有时采用锁存器作为数据暂存器。